MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Patent Number:

JP11145286

Publication date:

1999-05-28

Inventor(s):

ENOMOTO HIROYUKI; OHASHI TADASHI

Applicant(s):

HITACHI LTD

Application Number:

JP 1997-0308239 - 1997 11 11

Priority Number(s):

Abstract

PROBLEM TO BE SOLVED: To increase the etch selectivity ratio of SOG film/silicon nitride film, without causing defective opening of a contact hole when forming the contact hole in the SOG(spin-on-glass) film between gate electrodes by SAC(self-aligned contact) technology using the silicon nitride film as an etching stopper.

SOLUTION: As the material of an SOG film 2 for filling spaces between gate electrodes 14A (word line WL) formed on a semiconductor substrate 1, polysilazane based inorganic SAG having 5% or less of FT-IR spectral intensity ratio (Si-N/Si-O) is used. By using such a material, when forming contact holes 28, 29 self-alignedly in the SOG film 24 between the gate electrodes 14A (word line WL) by dry etching with the silicon nitride film 20 as an etching stopper, a nonconformity in which etching stops half way is prevented.



識別記号



(51) Int.Cl. 6

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-145286

(43)公開日 平成11年(1999)5月28日

H01L	21/768			H 0	1 L	. 21/90		A		
	21/316 21/8234 27/088					21/316 21/90 27/08		G		
								M		
								102D		
	27/108	27/108			27/10		6 2 1 C			
			審査請求	未請求	請求	項の数8	OL	(全 28 頁)	最終頁に続く	
(21)出願番り]	特願平 9-308239	*	(71)	出顧人	人 000005108				
						株式会	社日立	製作所		
(22)出願日		平成9年(1997)11月11日	東京都千代田区神田駿河台四丁目6番地						四丁目6番地	
				(72)発明者		榎本	裕之			
						東京都	青梅市	今井2326番地	株式会社日立	
						製作所	デバイ	ス開発センタ	内	
				(72)	発明者	大橋	直史			
						東京都	青梅市	今井2326番地	株式会社日立	
						製作所	製作所デバイス開発センタ内			
				(74)	代理人	弁理士	簡井	大和		


FΙ

(54) 【発明の名称】 半導体集積回路装置の製造方法

(57)【要約】

【課題】 窒化シリコン膜をエッチングストッパに用い たSAC (セルフアラインコンタクト) 技術によってゲ ート電極のスペースのSOG膜にコンククトホールを形 成する際。コンタクトホールの非開孔を生じることな く、SOG膜。窒化シリコン膜の選択比を向上する。 【解決手段】 半導体基板1上に形成したゲート電極1 4A(ワード線WL)のスペースを埋め込むSOG膜2 1の材料に、FT・IRスペクトル強度比(SI-N Si (゚) がこち以下のオリシラザン系無機Sの豆を使 用り、窒化シリウル膵でのを立っチングストッパで用い たドライエッチングでゲート電極14A(ワード線W Lェのスペースのドロは膜とはにセルフアラインでロジ タクトホール28 29を形成する際に、エッチングが 途中で停止する不具合を防止する

91 \mathbb{Z}



【特許請求の範囲】

【請求項1】 以下の工程(a) > (c)を含むことを 特強とする半導体集積回路装置の製造方法:

(4) 半導体基板の主面上に複数の電極配線を形成した 後、前記複数の電極配線の上部に整化シリコン膜を堆積 する工程 (4) 前記整化シリコン膜で覆われた前記複 数の電極配線の上部に Si-O結合に対するSi-N 結合の割合がラー以下、赤外線スペクトル強度比換算・ の無機Soi機をスピン虚布して 前記複数の電極配線 間のスペースに前記無機SOG膜を埋め込む工程

(c) 前記鑒化シリコン膜をエッチングストッパに用いて前記無機S() () 膜をドライエッチングすることにより、前記無数が関係副連盟のファニュンに接続する形式や

り 前記複数の電極配線間のスペースに接続孔を形成する工程

【請求項2】 以下の工程(a) へ(c)を含むことを特徴とする半導体集積回路装置の製造方法;

(a) 半導体基板の主面上に複数のMISFETのゲート電極を形成した後、前記複数のゲート電極の上部に窒化シリコン膜を堆積する工程 (b)前記窒化シリコン膜で覆われた前記複数のゲート電極の上部に、Si-の結合に対するSi- N結合の割合が3つ。以下、赤外線スペクトル便度比換算・の無機3の心膜をスピン塗布して、前記複数のゲート電極間のスペースに前記無機3の環を埋め込む工程 で 前記電化シリコン膜をエッチングストッパに用いて前記無機3の原をドライエッチングストッパに用いて前記無機3の原をドライエッチングストッパに用いて前記無機3のデート電極間のスペースに接続孔を形成する工程

【請求項3】 請求項2記載の半導体集積回路装置の製造方法であって。前記複数のMISFETは DRAMのメモリセルの一部を構成するメモリセル選択用MISFETであることを特徴とする半導体集積回路装置の製造方法。

【請求項目】 請求項目記載の半導体集積回路装置の製造方法であって、前記接続孔は、前記メモリセル選択用MISFETのソース、ドレインの一方とビット線とを電気的に接続する第1の接続孔、および前記メモリセル選択用MISFETのソース、ドレインの他方と前記り民AMのメモリセルの他の一部を構成する情報蓄積用容量素子とを電気的に接続する第2の接続孔のうち、少な、こも、人でAACとを特徴とする主導体集積回路装置で要達方法。

【請求項3】 請求項1~4のいずれか1項に記載の半導件集積回路装置の製造方法であって、前記接続北の底部の径は、フォトリソグラフィの解係限界で決まる最小寸法以下であることを特徴とする半導体集積回路装置の製造方法

【請求項(】 以下の工程(a) トーミ)を含むことを特徴とする半導体集積回路装置の製造方法:

(a) 半導体基板の主面上に、少なくともその上部に窒 化金属膜が積層されたアルミニウム系の導電膜からなる 配線を形成する工程 (b)前記配線の上部に、Si つ結合に対するSi - N結合の割合が同じに下、下外線スペクトル強度比換算)の無機S (i膜をスピン素のすることにより、前記配線の上部に前記無機SOG膜を含んだ層間絶縁膜を形成する工程、(c)前記無機Sの管理を含んだ層間絶縁膜を下ライエ、チンクすることにより、可記配線の上部に前記配線とその上層の配線とを電気的に接続する接続孔を形成する工程

【請求項子】 請求項1、5ついまたから頃に記載の生 導体集積回路装置の製造方法であって、ホリシのサリ系の無機SOGに酸化反応促進剤を添加することによって、前記Si=の結合に対するSi=N結合の割合からで。以下(赤外線スペクトル強度比換算)の無機SFG膜を得ることを特徴とする半導体集積回路装置の製造方法

【請求項8】 請求項1~7のいずれか1項に記載の半導体集積回路装置の製造方法であって、前記無機800 膜にリンまたはホウ素、あるいはそれらの両方を活加することを特徴とする半導体集積回路装置の製造方法

【発明の詳細な説明】

 $\{\phi \circ 01\}$

【 金明の属する技術が野】本発明は、半導体集積回路装置の製造技術に関し、特に、窒化シリコン膜をエッチングストッパに用いたセルフアラインコンタクトの (In Mitter Seminonductor Field Effect Transister) のケート電極間に微細なコンタクトホールを形成するプロセスに適用して有効な技術に関するものできる【 00002】

【従来の技術】DRAM(Dynamic Random Access Memo ry)でメモリセルは、牛導体基板の主面にでトリッス状 に配列した複数のワート線と複数のビット線とので点に 配置され、1個の情報蓄積用容量素子とこれに直径に接 続された1個のメモリセル選択用MISFFT(Metal I nsulator Semiconductor Field Effect Transistor) \succeq で構成されている。メモリセル選択用MISFETは、 周囲を素子分離領域で囲まれた活性領域に形成され、主 としてゲート酸化膜、ワード線と一体に構成されたゲー ト電極およびソース、トレインを構成する。対の主導体 領域により構成されている。ビット線は、メモデビル選 採用2日 8月日でい上部に配置され、その延ん方形に隣 接する言個のメモリセル選択用MISFETによって共 有されるソース、トレインの一方と電気的に接続されて いる。情報蓄積用容量素子は、同じくメモリセル選択用 MISFETの上部に配置され、上記ソース、トレイン の他方と電気的に接続されている。

【 00003】上記のよくに、DRAMのメモリセルは ワード線の上部にビット線と情報蓄積用容量素子とが配 置され、さらにこのメモリセルの上部には、通常復炊層 のAI(アルミニウム)配線が配置される。そのため メモリアレイの領域内にはこれらの電極、配線に起因する段差が不可避的に発生する。また。メモリアレイが形成される領域。イモリアレイ、と周辺回路領域との間にも、任時情報蓄積用容量素子が高さかに相当する段差が発生する。

【『ロココ】しかし、このような段差上に配線を形成すると、フォトリノクラフ、時に露光光の風点が続か出したり、段差部にエッチンク残りが生じたりするために、配線を構度良く形成することができず、短絡や断線などの不良が発生する。従って、これらの問題を解決するためには、下層の配線と上層の配線とを絶縁する層間絶縁膜の平坦化技術が不可欠となる。

【 0 0 0 5 】層間絶縁膜の平坦化については、リフロー性が高いB P S G (Borron=doped Phospho Silicate Glass s (膜やS O G (スピンオングラス(Spin Un Glass)) 膜を用いる方法や、化学的機械研磨(Chemical Mechanical Polishing、CMP) 法など、種々の方法が開発されている。

【00)6】例えば特開平の、64303号公報は「ビット線の上部に情報蓄積用容量素子を配置するキャパシタ・オーベー」ビットラインでapacitor sker Firliner構造のDEAMを開示している。この公報に記載されたDEAMは、フード線(デート電極、とその上部のビット線との間の絶縁膜。およびビット線とそれ上部の情報蓄積用容量素子との間の絶縁膜をそれぞれBPSら膜で構成することによって、絶縁膜の平坦化を図っている。また、このLRAMは、情報蓄積用容量素子とその上部のAI配線との間の絶縁膜を酸化シリコン膜、SOG膜および酸化シリコン膜の3層膜で構成することによって、メモリアレイと周辺回路領域との間に生じる段差の低減を図っている。

【0007】また、特開平9・45766号公報に記載されたDRAMは、B(ホウ素)を高濃度(13モル%程度)に含んだリフロー性の高いBPSG膜を使って、メモリアレイと周辺回路領域との間に生しる段差の低減を図っている

[0008]

【発明が解決しようとする課題】前記公報に記載された 従来技術は、ワート線(ケート電極、とその上部のビット線との間の絶縁膜をBPSの膜で構成することによって、ワード線、ゲート電極 の投差に起因する締縁膜の 段差を平坦化している。

【0009】しかし、256Mbit (メガビット)以降のDEAMでは、メモリセルを構成するメモリセル選択用MisFEIのゲート長が0.25元m以下となり、かつ隣接するロー下線(ゲート電極)同士のスペースもそれと同等もし、はそれ以下となるために、BPSG膜を高温で長時間リフローさせても、このスペースに生りたポイトを完全に無くすことが困難になり、ワード線(ゲート電板)の上部の絶縁膜の平坦性を確保すること

ができな、なる

【0010】従って、256MB E + 以降の10日AVでは、2004年(ゲート電機)の上部の絶縁膜を、10日8 G膜よりもリフロー性が高いSOG膜で構成することによって、2008線(ゲート電極)のスペースにはくしを生りることなく絶縁膜を埋め込む技術が必須につるものと考しられる。

【① **1 (1) しかし他方で、フート線、ゲート電标、か 上部の絶縁膜をおりは腱で構成した場合には、変化シリコン膜をエッチングストッパに用いたぶらにでも、タアラインコンタクト) 技術を利用してデート電極の次ペースに敵縄なコンタクトオールを形成する際に、BFSG膜に比べて対窒化シリコン膜の選択比がからいいの当膜の選択比を如何にして向上するかが課題となる。

【ロコ13】本発明の目的は、窒化ショコ、膜をエッチングストーパに用いたSAC(セルフアラインコンタクト・技術を利用してデート電極のスペープに埋め込んだSOG膜にコンククトホールを形成する際に、コンタクトホールの非開孔を生じることなく、SOO膜。線化ショコ:膜の選択比を向上することのできる技術を提供することにある

【①①14】本発明の前記ならびに行の他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるである。

$\{ \cup + 1 = \}$

【課題を解決するための手段】本願において問うさんの発明からす。 代表的でものの概要を簡単に誇明すれば 次のとおりでもの。

【1)(15】(1) #発明2)半導体集構回路装置の製造 方法は、以じの工程・a) > (c) を含んでいる

【OC17】(a) 生導体基板の主面上に複数の電極配線を形成した後、前記複数の電極配線の上部に変化シリコ、膜を堆積する工程、(b) 前記第化シリコン膜で覆われた前記複数の電極配線の上部に、Si (結合に対するSi-N結合の割合が5%以下・赤外線で、2トル強度比換算)の無機SOG膜をスピン金布して、前記複数の電極配線間のスペープに前記無機SOG膜を埋め込

む工程。 c / 前記屋化シリコン膜をエッチングストッパに用いて前記無機S() 5膜をドライエッチ。2 することにより、前記複数の電極配線間のスペースに接続孔を形成する工程

【+ 018】:2)本発明の半導体集積回路装置の製造 方法は「具長の工程(a・、)。」を含んでいる

【・コ1つ】:4・半導体基板の主面上に複数にNISELTので一ト電極を形成した後、前記複数のデート電極を形成した後、前記複数のデート電極の上部標準化シリコン膜で覆われた前記複数のデート電極の上部に、Siの結合に対するSiの結合の割合から%以下、赤外線スペクトル強度比換算)の無機SOG膜をスピン塗布して、前記複数のゲート電極間のスペースへ可能に動きを表ピン準布して、前記複数のゲート電極間のスペースに接続して明いて前記無機SOG膜を埋め込む工程。(ci前記電化シリコン膜をエッチングストッハに用いて前記無機SOG膜を下のではより、前記複数のゲート電極間のスペースに接続孔を形成する工程

【(1020】(3) 本発明の半導体集積回路装置の製造 方法は、前記複数のMISFEIが、DRAMのメモリ セルか一部を構成するメモリセル選択用MISFEIで たる

【しり21】・4・本発明二半導体集積回路装置の製造方はは、前記接続孔が、前記メモリセル選択用MISF 21のパース、ドレインの一方とピット線とを電気的に接続する第1の接続孔、および前記メモリセル選択用MISFETのパース、ドレインの他方と前記り長AMのメモリセルの他の一部を構成する情報蓄積用容量素子とを電気的に接続する第2の接続孔のうち、少なくとも一方である。

【①① 22】(5)本発明の半導体集積回路装置の製造 方法は、前記接続孔の底部の径が、フォトリソグラフィ の解像限界で決まる最小付法以下である。

【①(123】(6)本発明の半導体集積回路装置の製造 方法は、以下の工程(a)~(c)を含んでいる

【①①□4】(a)半導体基板の主面上に、少なくとも その上部に窒化金属膜が積層されたアルミニウム系の導 電膜からから配線を形成する工程。(b)前記配線の上 部に、Si・中結合に対するSi-N結合の割合が5% 以下(赤外線スペクトル強度比換算)の無機SO合膜を スヒ:途布することにより。前記配線の上部に前記無機 SOっ膜を含んだ層間鏡縁膜を形成する工程。・・前 記無機SOG膜を含んだ層間鏡縁膜を下ライエッチング することにより。前記配線の上部に前記配線とその上層 の配線とを電気的に接続する接続孔を形成する工程。

【 0 0 2 5 】 (7) 本発明の半導体集積回路装置の製造方法は、ボリシラザン系の無機SOGに酸化反応促進剤を添加することによって、Si-O結合に対するSi- > 結合の割合がう。以下(赤外線スペクトル強度比換算)の無機SOGを得るものである。

【()() 2.6 】(8) 本発明の半導体集積回路装置の製造

方法は「前記無機S)G膜にリッまたはボウ素」を含い はそれらの両方を添加する

【0027】

【発明の実施の形態】以下、本を明の実施の形態を採用 に基づいて詳細に説明する。後か、実施の形態を説明するための全図において、同一の機能を有する部材ではま 一の符号を付し、その繰り返し、使用は資格する。

【 0028】図1は、ホーシラット。poly silance 系の無機SOG(スピンオンクッツ・の分子構造を主体模式図である。図手のように、ホリンラザン系を無機SI Gは、基本骨格がSi N結合で構成された原料サリマーを酸素および水を含む雰囲気中でベークし、Si - V 結合をSi - O結合に置換することにより得られる。但し、このときすべてのSi - N結合がSi - O結合に置換されるわけではなく、通常は、FT- i 長のスペクドル強度比(Si N Si の 換算で10数無程度のSi - N結合が機留した無機Sii の膜が得られる

【0029】本発明者は、上記原料ボリマー中に酸化反応促進剤を添加してベークを行っことにより、81 ペ 81-05割合。FT・1月52ペクトル確定比換算、以下同様、がその以びの無機との6膜を調製した酸化反応促進剤には主にメチルアルコールを使用したが、それ以外の低級アルコール。エチルアルコール。プロビルアルコールなど)を添加した場合でも同様で結果が得られた。

【 0 0 3 0 】 図 2 は、酸化反応促進剤の含加量を変えた 原料ポリマーをシリコン 基板上にスピン 密布してベーク 処理した結果得られた 3 種の無機 S C O 膜 () ・

(b)、(c)のFT-1Rマペクトル強度比(SiN Si-O)を示すグラフである。図の横軸は1RO波数(Wave Number)、縦軸はスペクトル強度(Intensity)をそれぞれ示し、図中の破線はSiN結合のスペクトルー波数~900:を示している。これに3種の無核SOG膜(a)、1b)、(c・のスペソトル強度比(Si-N Si-O)は、それぞれに1%。3.4%。20.4%である。

【リリ31】次に「図3(a)に対すよっに、単結晶と リコンの半導体基拠1を用意し、その表面に8(6膜と と酸化シリコ:膜3とを順次堆積した金、酸化シリコ) 膜3の上部に乳径を少しずつ変とたフォリトジスト膜: を単成し、このフォリトジスト膜1をつべりにして上記 酸化シリコン膜3と806膜3とを順次ドライエッチ) がした。806膜3は、前記3種の無機800度

(a)、(b)、(c)を行れぞれ単独で使用した。また、酸化シリコン膜のはCVD法で堆積した。

【 0.032 】また、比較例として、0.032 】に示すように、酸素 (O_2) とテトラエトキシシランとをソーコガスに用いたプラズマC V D 法で半導体基板 1.0 表面に酸化シリコン膜 (p-TEOS) 膜 0.5 を堆積した役、p

TEOS膜6の上部に孔径を少しずつ変えたフォトレ

シスト膜斗を形成し、このフォトレンスト膜斗をマスク にして酸化シリコン膜6をドライエッチ。グした。p… IE S膜は、窒化シリコン膜に対するトライエッチン ク選択比が高いことが知られている。

【10033】決に、上記フェトレジスト膜4の孔径とエーチング深さとの関係を、前記3種の無機804膜

【+0.054】図2から得られた3種の無機SDG膜 (a+c(b) (c+DFT-IRZ(c)と4強度比 (S+N-S+O)と、 $\boxed{M4}$ から得られた3種の無機SOG膜(a) (b)、(c)の対p-TEOS膜エッチング速度比の関係を図うに示す。このグラフから 無機SOG膜のスペクトル強度比(S+N-S+O)が低下するにつれてそのエッチング速度がp-TEOS膜のそれに近づき、スペクトル強度比が5%以下につると対p-FEOS膜エッチング速度比が6.6以上とつることが分かる

【0036】次に、スペクトル強度比(Si-N Si-の)が5%以下の無機SOG膜を絶縁膜の一部に使用したDFAMの製造方法の一例を図る~図36を用いて説明する。

【りりろう】図らに示すように、このDRAMのメモリアレイ(MARY)は、マトリクス状に配置された複数のワード線WL(WLn-1、WLn、WLn+1・・)と複数のビット線BLおよびそれらの交点に配置された複数のメモリセル(MC)により構成されている。1ビットの情報を記憶する1個のメモリセルは、1個の情報蓄積用容量素子Cとこれに直列に接続された1個のメモリセル選択用MISELTQsとで構成されている。メモリセル選択用MISELTQsとで構成されている。メモリセル選択用MISELTQsとで構成されている。メモリセル選択用MISELTQsのソース。ドレインの一方は、情報蓄積用容量素子)と電気的に接続され、他方はビット線BLと電気的に接続されている。ワード線WLの一端は、ワードトライがWhic接続されている。

【0038】このDRAMを製造するには、まず図7に示すように、下型で比抵抗が10Ωcm程度の半導体基板 1を用意し、この生導体基板1の主面の素子分離領域をエーチングして溝を形成した後、この溝の内部に酸化シリコン膜7を埋め込んで素子分離溝5を形成する。

【0039】次に、図8に示すように、メモリセルを形成する領域(メモリアレイ)の半導体基板1に n型不純物、例えばド(リン)をイオン打ち込みして n型半導体

通域10を形成し、メモリアレイと周辺回路に一部。1 チャネル型UISFETを平成する領域。に)型や純 物、例えばト・ボウ素・をイオン打ち込みしても型ウエル11を形成し、周辺回路に他の一部。pチャネル型に ISFETを形成する領域)に12型で純物、例えばト

リンドをイオン打ち込みしてお製やエルドとを形式する。 (聖半導体領域) いぶ、大出り回路改ととの主導体基板1を通じてメモリアレイの)型やエル11にメデスが侵入するこを防ぐために形成する。

【0) 4 0 】次に MISFETかしきい値電圧を調整するための不純物。例えばBF(ファ化ホウ素)。をP型ウエル11および π 型ウエル12にイオン打ち込みし、次いでP型ウエル11および π 型ウエル12の各表面を目F(フラ酸)系の洗浄液を使って除去した光。半導体基板1をウェット酸化してP型ウエル11およど π 型ウエル12の各表面に清浄なゲート酸化膜13を形成する

【0041】次に「図9に示すよっに、ゲート酸化膜13の上部にゲート電極14A、14B。14Cを形成する。ゲート電極14Aは、メモリセル選択用MISFFでの一部を構成し、活性値域以外の値域ではフート線でしたして機能する。また。こゲート電極145法リテート電極140は「周辺回路のカチャネル型MISFFである一部を構成する。

【0042】ゲート電極14A、Pード線WC)むまむゲート電極14E、14Cは、例えばド(リン)などの n型不純物をドープした多結晶シリコン膜を半導体基板 1上にCVの法で堆積し、次いでその上部にWN(タン グステンサイトライド)膜とW膜とをスパッタリンク法 で堆積し、さらにその上部に窒化シリコン膜15をCV D法で堆積した後、フォトレジスト膜16をマスクにしてこれらの膜をパクーニングすることによって形成する。

【0.043】次に、[$\overline{A}1.0$ に示すように、五型ウエル12に \overline{p} 型で減物、例とば \overline{B} (ボウ素)をイオン打ち込みしてデート電板1.4二の両側の五型ウエル12に \overline{p} 型率減物、例とば \overline{P} (リントをイオン打ち込みしてケート電板1.4 \overline{B} 1の両側の \overline{p} 型ウエル11に \overline{p} 2 世界体は領域 1.8 を形成 1.50 元を使 1.10 八の両側の \overline{p} 2 世界に 1.11に \overline{p} 2 世界体は 1.52 元を使 1.53 元の両側の \overline{p} 2 世界に 1.53 元の \overline{p} 3 元の \overline{p} 4 に 1.54 元の \overline{p} 5 元の \overline{p} 5 元の \overline{p} 6 元の \overline{p} 7 元の \overline{p} 7 に \overline{p} 7 元の \overline{p} 8 元の \overline{p} 9 元の \overline{p}

【①ロ44】次に、【411に示すように、半導体基板: 上にCVD法で窒化シリコン膜20を堆積した後、メモリアレイの窒化シリコン膜20をフォトレジスト膜に覆い、周辺回路の窒化シリコン膜20を異方性エッチングすることにより、周辺回路のゲート電板11日。11にの側壁にサイドウォールスペーサ20日を形成する。こ ・ウエッチングは、ケート酸化膜1 3や素子分離構らに埋め込まれた酸化シリコン膜7の削れ量を最少とするために、酸化シリコン膜に対する窒化シリコン膜20の選択にか高しなるようなエッチングカスを使用して行う。また、ケート電極1 4B 11で上の窒化シリコン膜15つ削れ量を最少とするために、オーバーエッチング量を必要最少限にととめるようにする

【9045】次に、周辺回路のn型ウエル12にp型を純物、例とはE(x)ウ素)をイオン打ち込みしてpチャネル型MISFFTのp・型半導体領域22(ソース、EV イン を形成し、周辺回路のp型ウエル11にn型 不純物、例えばAs(ヒ素)をイオン打ち込みしてnチャネル型MISFETのn・型半導体領域23(ソース、ドレイン)を形成する。これにより、周辺回路にpチャネル型MISFETQpおよびnチャネル型MISFETQpおよびnチャネル型MISFETQpおよびnチャネル型MISFETQpおよびnチャネル型MISFETQpおよびn

【0046】次に「図12に示すように、半導体基板1上にSOG膜21をスピン建布してデート電極11A・ワード線WL)のスペースをこのSOG膜24で埋め込んだ後、半導体基板1を100で程度で熱処理してSに5膜24をベークする。これSOG膜24は、前速したFT IRスペクトル強度比(Sien Sien)が5%以下のボリンラザン系無機SOGを使用する

【0047】SO 3膜24は、CV上法で堆積した酸化シリコン膜に比べてリフロー性が高く、微細な配線間のギャップフィル性に優れているので、ゲート電極14A (ワート線WL)のスペースがフォトリソグラフィの解像限界程度まで微細化されている場合でも、このスペースを良好に埋め込むことができる。

【6.648】また。SOG膜で4は、EPSG膜などで必要とされる高温。長時間の熱処理を行わなくとも高いリフロー性が得られるため、メモリセル選択用MISFETQsのソープ。FLTQn、pチャネル型MISFETQn)のソープ。ドレインや周辺回路のMISFET(nチャネル型MISFETQn)のソープ。ドレインに含まれる不純物の熱拡散を抑制して浅接合化を図ることができ。かつゲート電板14A(ワート線WL)およびケート電板14B、14Cを構成するメタル(W膜)が熱処理時に酸化するのを抑制できるので、DRAMのメモリセルおよび周辺回路を構成するMISFETの高性能化を実現することができる。

【0049】80G膜24のリフロー性をさらに向上させるために ト記ホリシラザン系無機80Gにリン

(P) またはボウ素 (B) 、あるいはそれらの両方を添加したものを使用してもよい

【0050】次に、図13に示すよっに、SOG膜24の上部に酸化シリコン膜25を堆積し、この酸化シリコン膜25を止積し、この酸化シリコン膜25をCMP法で研磨してその表面を平坦化する。酸化シリコン膜25は、例えば酸素(Ogl)とデトラエトキシシラン(TEOS)とをソースガスに用いたプラ

ズマにVD法で堆積する

【0051】このように、本実施の用態では、ケート電極14A。ワート線WL:およびケート電極14日。141の上部に成膜直接でも平地性が良好なおの。膜しはを達布し、さらにその上部に堆積した酸化シッコン模とうをCMP法で平坦化する。これにより、ケート電極14A、ワート電極14A、ワート線WL)およびゲート電極14B、141の上部に絶縁映め予理化を実現することができる。また、高温・長時間の熱処理を行わないため、くモリセルおよび周辺回路を構成するMTSFETの特性劣化を防止して高性能化を実現することができる。

【10052】次に、図14に示すように、酸化シリコン膜25の上部に酸化シリコン膜26を堆積する。この酸化シリコン膜26は、CMP法で研磨されたときに生じた前記酸化シリコン膜25の表面の敵細な傷を補修するために堆積する。酸化シリコン膜26は、例えば酸素(ロー・とデトラエトキンシラ)、TEOS:とをフースずスに用いたプラスマCVD法で堆積する。酸化シリコー膜25小主部には、上記酸化シリコン膜25小主部には、上記酸化シリコン膜25小主部には、上記酸化シリコン膜25小主部には、上記酸化シリコン膜25小主部には、1000円によった。

【ローラう】次に「図1 5に示すように、酸化シリコン膜ともの上部に形成したフォトレジスト膜2 7をマスクにしてメモリセル選択用MISEET(jsの) 型半導体領域19(ソース・ドレイン・の上部の酸化シリコン膜26、25をドライエッチングし、続いて窒化シリコン膜20をエーチングストーパに用いてSOG膜24をドライエッチングする

【0054】このとき、スペクトル強度比(S1-ド S1-の)が5%以下のボリンラザン系無機 SOGで構成されたSOG膜2(は、壁化)リコン膜2のに対するエーチング選択比が高い(ゲート電極14Aの肩部で10程度、ゲート電板14Aの2ペースの底部で20程度)にで、((原素) - F)(r) = F(r) =

【(1055】続いて、2010に示すように、上記フェトレジスト膜27をマククにしたドライエッチングでメモリセル選択用M1SFETQsのn型半導体領域)。(ソース、1レイン)の上部の窒化シリコン膜152ケート酸化膜13とを除去することにより、n型半導体領域19・ソース、ドレイン)の一方の上部にコンクプトホール(接続孔)28を形成し、他方の上部にコンタクトホール(接続孔)29を形成する

【 0 0 5 6 】このエッチングは、酸化シリコン膜(ゲート酸化膜 1 3 および素子分離構ら内の酸化シリコン膜

こと対する章化シリコ。膜15の選択比が高くなるような条件で行い。11型半導体組成19や素子分配溝5が選問しないようにする。また、このエッチンでは一章化シリコン膜15が異方的にエッチンでされるような条件で行い。ケート電極14A、ワード線WL、の側壁に変化シリフを膜15が残らようにする。これにより、ファクラホール28、29がデート電極14A、ワード線WL、に対して自己整合で形成される。なお、コッタでトホール28、29をデート電極14A、ワード線WL、に対して自己整合で形成するには、あらかしめ壁化シリコン膜15を異方性エッチングしてデート電極14A、ワード線WL)の側壁にサイドウェールスペーサを形成しておいてもよい。

【6057】このように「ゲート電極1.14(Pード線WL)のスペースを埋め込むSOG膜2.4として、スペクトル強度比「Si・N」Si・O)が5%以下のポリシラサン系無機SOGを使用することにより「SOコ膜2.4のエッチ」をが途中で停止してコンククトボール2.8、2.9が非開発になるといった手具合を生じることなっ、SOG膜「睾化シリコン膜の選択比を向上することができる。

【(058】次に、図17に示すように。コンククトボ ール28、2つの内部にプラグ30を形成し、次いで酸 化シリコン膜ごらの上部に酸化シリコン膜31を堆積し た後、半導体基板1を800℃程度で熱処理する。プラ グ30は、酸化シリコン膜コ6の上部に五型不純物(例) えばP(リン))をドープした多結晶シリコン膜をCV D法で堆積した後、この多結晶シリコン膜をCMP法で 研磨してコンタクトホール28、29の内部に残すこと により形成する。また、上記熱処理によって、プラグ3 ロを構成する多結晶シリコン膜中のn型不純物がコンタ クトホールしち。200の底部からアモリセル選択用NT SFE TQ×のπ型半導体領域19(ソース)トレイ シ)に拡散し、五型半導体領域とらが低抵抗化される。 【0.059】次に、図1.8に示すように、フェリレジス と膜らせをマスクにしたドライエッチングで前記コンタ **クトボールじらの上部の酸化ンプコン膜31を除去して** プラクラりの表面を露出させる。次に、フォリンジット 購入企を除去した後。図104に示すように、セットレジ スト勝つのキマスクにしたドライエッチングで周辺回路 領域の酸化シリコン膜31、26、25、80G膜24 とよびゲート酸化膜 1/3を除去することにより。 ルチャ オル型MISFETQnのn・型半導体領域と3(ソー ス、ドレイン)の王部にコンタクトボール34、35を 形成し、pチャイル型MISFETQpのp・型半導体 領域22(ソース、ドレイン)の上部にコンタクトボー ル30、37を形成する

【0060】上記のように、メモリアレイの酸化シリコン膜31を除去してプラグミしの表面を露出させるエッ

チングと、周辺回路領域にコンタクトポールトコトドア を形成するエッチングを別五程で行っことにより、深い コンタクトボールライトラフを形成する際についた。 が削れるのを防っことができる。 プラグラープ表面を露 出させるエッチングとコンタクトボール31、3回を形 | 吹するエッチングは、上記と送り順序で行ってもよい。 【りつり1】訳に、フォトレンス弁膜のうを弥封し、 後、「引20に示すように、酸化シリコン膜310.5.4%に ビット線BLと周辺回路の第1層配線38」ニュミを形 成する。ビット線BLおよび第1層配線35、30を形 成するには、まず酸化シリコル膜31の上部に1.膜を スパ・タリング法で堆積し 半導体基板1を80 に 程 度で熱処理する。次いで、Ti膜の上部にTiN膜をス バッタリング法で堆積し、さらにその上部にW膜と陰化 シリコン膜40とを『VD法で堆積した後』フォトレジ スト膜41をマスクにしてこれらの膜をパターユ」りず

【ロー62】酸化レリコン膜31の上部に丁工膜を推積 した役。半導体基板1を8000程度で熱処理すること により、T主膜と含主基板とが反応し、ロチャイン型で ISTEllignOnで型半導体組成とカイスーツートレ イン の表面とにチャネル型MISFEL 21 です。型 主導体領域 1.2 (ソーフ、トレイン)の表面とに低抵抗 のTiSi2(チクシンりサイド)層4.2が形成され る「国家は省略するが、このとき、メモリモル選択用M ISFETQsのn型半導体領域19の上部のコノヤク トポール28に埋め込まれたプラグ30の表面にも下主 Si2 層42が形成される。これにより、市・型半導体 領域23およびアー型半導体領域22に接続される配線 (ビット線EL、第1層配線38.39)のコンプクト 抵抗を低減することができる。また、ビット線BLをW 膜 TiN膜 Ti膜で構成することにより。そのにー ト抵抗を20 LUNFにまで低減できるので、情報の読 み出し速度もよび書き込み速度を向上させることがで さ、たつビット線B1.と周辺回路の第1層配線38.3 りとを一つの工程で同時に形成することができる。さら に、周辺回路の第1層配線(いと、39)をビット線上 1.1と同層の配線で構成した場合は、第1層配線をメモリ セルい上層に形成されるA1配線で構成する場合にトサント、 T B切回路のMISFET ロチャネル型MISEF TOb、ドチャスリ型NISFFTOPLと第1層配線 とを接続するコンククトボールミラ4ト371のアマハ、 21比が低減されるため 第1層配線の接続信頼性と向

【0063】次に、フォトレジスト膜41を除去した 後、図21に示すように、ビット線BLの側壁と第1層 配線38、39の側壁とにサイドウォールスペーサ43 を形成する。サイドウォールスペーサ43は、ヒット線 ELおよび第1層配線38、39の上部にCVDはて窒 化シリコン膜を堆積した後、この窒化シリコン膜を異ち 性エーチングして形成する

【『0064】次に、図22に示すように、ビット線としたよの第1層配線 38 39の m部に80G膜44をスと、す布する。この80G膜44は、前述したトチー1 87へクトン強度比(81 N S1 O)が5つ以下のでリシラザン系無機80Gを使用してもよく、あるいは100ペクトル強度比が5つを超にる無機80Gや、有機80Gを使用してもよい。

【0005】SOG膜44は、BPSG膜に比べてリブ ロー性が高、一個細な配線間のギャップフィル性に優れ ているので、ビット線BLのスペースを良好に埋め込む ことができる。また、SOG膜44は、BPSG膜で必 要とされる高温、長時間の熱処理を行わなくとも高いり プロー性が得られるため。ヒット線BLの下層に形成さ れたメモリセル選択用MISFFTOsのソース 下レ イ: や周辺回路2 MISFET (nチャネル型MISF ETQs、レチャネル型MISFETQp) のソース。 **トレインに含まれる不純物の熱拡散を抑制して浅接合化** を回ふことができる。さらに、ゲート電概14A(ワー 下線WT) わよびケート電極1/4B、1/4Cを構成する メタル(W膜)の酸化を抑制できるので、DRAMのメ モリセルおよび周辺回路を構成するVLSFETの高性 能化を実現することができる。また、ビット線BLおよ び第!層配線38、39を構成するTi膜。TiN膜、 W膜の酸化を抑制して配線低抵の低速を図ることがてき

【0066】次に、「423に示すように、SOG膜44の上部に酸化シリコン膜45を堆積し、次いでにの酸化シリコン膜45をの水面を平坦化した後、酸化シリコン膜45の上部に酸化シリコン膜46を堆積する。酸化シリコン膜45、46は、例えば酸素(中)とデトラエトキシンラン(TEOS)とをソースガスに用いたプラスマのVD法で堆積する。また、酸化シリコン膜46は、CMP法で研磨されたときに生じた前記酸化シリコン膜45の表面の微細な傷を補修するために堆積する。

【0067】次に「図24に示すように、フォトレジスト膜47をファクにしたドライエッチングでコンタクトホール2つの上部の酸化シリコン膜46、45、80G 膜44および酸化シリコン膜31を除去してプラグ30の表面に達するスルーホールコやを形成する。このエッチングは「酸化シリコン膜46、45、31および80G膜44に対する窒化シリコ:膜のエッチングレートが小さくなるような条件で行い、スルーホール48とビット線BLの上部の窒化シリコン膜40やサイドウォールスペーサ43が深(削れないようにする。これにより、スルーホール48がビット線BLに対して自己整合で形成される

【0068】次に、図25に示すように、フルーボール

4×5内部にフラク49を平成する。フラク49は、酸化ショコン膜4000上部に分型不適均。例には、1000上の上部に分類を2000上では積しては、この高端晶ショコン膜をエッチへ、クリてスケーナール48の自然に残すことにより形成する。

【 69】次に、図コビにすすま。に、酸化ショコン 膜はいの止部に変化シリコン膜を1をCVD法で堆積した後、フォトレジスト膜を1をマスクにしたトライエッチングで周辺回路領域の変化シリコン膜を1を除去する。《モリアレイに残った変化シリコン膜を1は、液速する情報蓄積用容量素子の下部電極を形成する工程で下部電極の間で酸化シリコン膜をエッチンクする際のエッチンクストッパとして使用される。

【ロリアの】次に、フォトレンマト膜ミュを除去した 後、1月27に示すように、空化シリコン膜ニョの上部に 酸化シリコン膜ラミを堆積し、フォトレジスト膜ニョを マスクにしたトライエッチンクで酸化シリコン膜ニョお よび窒化ショコン膜ニョを除去することにより、スルー ホール48で止部に満言言を形成する。このとき同時 に、マモリアレイを周囲にマモリアンイを取り囲む枠状 の溝=ニョを形成する。酸化シリコン膜ニニョとで の溝=ニョを形成する。酸化シリコン膜ニニョとで が大は 酸素・〇。とニトラエトキンシッと、1月65年とを ソースガスに用いたプラズでに入上はで堆積する

【ロロ71】次に、フォトレンスト膜ミコを除去した後、図28に示すよっに一酸化シリコン膜ラミの上部に、情報蓄積用容量素子の下部電極材料として使用される五型不純物(例えばP(リン)・をドープした多結晶シリコン膜ラミをCVD法で堆積した液、多結晶シリコン膜ラミのとびに進行した。多には一つのでは、高いでは、100円膜の熱処理でおりの膜ラブをベークする。このおりの関ラブは、前速したドエ・エドスペクトル強度比(SIFのでは、前速したドエ・エドスペクトル強度比のこを使用してもよく。あるいはこのスペクトル強度比がう他を使用してもよく。あるいはこのスペクトル強度比がう他を超える無機ののよりや一有機ののほど使用してもよく。あるいはこのスペクトル強度比がう他を超える無機ののよりや一有機ののほど使用してもよい。

【の・コン】次に、図2のに示すす。に、SOG膜ですをエーチパークし、さらに酸化ショコン膜でも近半が 多結晶シリコン膜でもをエッチで、クすることにより 満ちで、デラスの内側(内壁がよが底部・に多結晶シリコン膜でもを残す

【0073】次に、図3でにボナように、周辺回路領域の酸化シリコン膜53をフォトレンフト膜58で覆い溝55の内部の80G膜57と溝55の隙間の酸化シリコン膜53とをウェットエッチ、タで除去することにより。情報蓄積用容量素子の下部電極60を形成する。このとき、溝55の隙間には窒化シリコン膜46がエッチンクいるので、この隙間の酸化シリコン膜46がエッチンクされることはない。また、周辺回路領域の酸化シリコン膜53を覆うフォトレジスト膜58の一端は、メモリア

ン(の最も外側に形成される上部電極6 (1と周辺回路領域との境界部、すなわり溝5 5 a の上部に配置されるこのようにすると、フォトンジスト膜5 8 に合わせずれが生じた場合でも、その端部がメモリアレイの最も外側に形成される下部電極6 (1) とに位置することがないので、この上部電極6 (1) では置することがないので、この上部電極6 (1) でありまることはない。また、周辺回路領域の酸化シリコン膜5 5 3 の一部がエッチング液に曝されることもないので、周辺回路領域の酸化シリコン膜5 5 3 の一部が削れて深い溝ができたりすることもない。

【0074】次に、フォトレジスト膜58を除去し、次 いで下部電極にりを構成する多結晶シリコン膜(56) ②酸化を防止するために 半導体基板1をアンモニア雰 囲気中、80~『程度で熱処理して多結晶シリコン膜』 コラモ・の表面を窒化した後 図31に示すように 下 部電帳の一の上部にTa゚のご酸化ク、タル・模の1を ○NIF法で堆積し、次いで半導体基板1を80分で程度 で熱処理してTa。〇。膜61の欠陥を修復した後、T a (6.膜6 1 の上部についし法とスパックリング法と でチェン膜も立を堆積し、フェトレジスト膜もさをマス クにしたドライエッチングでTiN膜も凹むよびTia。 **り。膜も1をパクーニングすることにより、TiN膜も** 2からなる上部電極と、T a j O ∈ 膜 b 1 からなる容量 絶縁膜と、多結晶シリコン膜ラらからなる下部電極60 とで構成される情報蓄積用容量素子のを形成する。これ により、マモリセル選択用MISFFTQsとこれに直 列に接続された情報蓄積用容量素子Cとで構成されるD RAMのメモリセルが完成する。

【0075】次に、フェトレジスト膜63を除去した 後 図32に示すように、情報蓄積用容量素子のの上部 に膜厚100m程度の酸化シリコン膜64を推積する。 酸化シリコン膜65は、例えば酸素(心))とチトラエ トキシンラン(「EOS」とをソースガクに用いたプラ でマント法で堆積する。続いて、フェトレジスト膜6 5をマスクにしたドライエーチングで周辺回路の第1層 配線38の上部の酸化シリコン膜64、53、46、4 5 SOG膜44および窒化シリコン膜40を除去する ことにより、スルーホール60を形成する。

【6076】次に、フォトレジスト膜6 5を除去した 後 図33に示すよっに、スルーボール66の内部にプラブ6 5を形成し、続いて酸化シリコン膜6 4の上部に第2層配線68。69を形成する。プラグ6 7は、酸化シリコン膜6 4の上部にフバッタリング法でTiN膜を堆積し、さらにその上部にCVD法でW膜を堆積した役。これらの膜をエッチバックしてスルーボール66の内部に残すことにより形成する。第2層配線68、69は、酸化シリコン膜6 4の上部にスパッタリング法でTiN膜、A1 (アルミニウム)膜、TiN膜を順次堆積 した後、フォトレジスト膜をマスクにしたトラ・エーチングでごれらの膜をハターニックして形成する。

【りきテテ】次に「図されに示すまでに、第二国配線・8、69の上部に関開絶縁膜を堆積する。 層間絶縁膜 は、例えばらのは関すったよび酸化ショコン膜では、種 関膜で構成する。さのは擬テュは、前述したと、「1日 スペクトル強度元子81・ストメート・からにはでか ボリンラザン系無機8000を使用してスピンは布制、酸 化ショコン膜ではは、例えば酸素・00~2 キロラエト キンンラン(下Eの8・2をソースガスに用いた・ラス マウンD法で堆積する。

【 0 0 7 8 】次に、図 3 5 に示すように、情報蓄積用容量素子のの上部の層間絶縁膜にスルーホール 接続孔) 7 4 を形成し 周辺回路の第三層配線の 9 5 上部の層間 絶縁膜にスルーホール (接続孔) 7 5 を形成する スルーホール 7 4 、7 5 は フェドレジスト膜をマニアにしたトライエッチ、グで酸化シリコン膜 7 3 むよい 8 0 G 膜 7 ごを除去することにより形成する

【リリアリ】上記でルーボールフェ、アラを形成すれためのドライエッチングでは、マルーボールア子の底部に第三層配線・リの表面が透出する。上の第三層配線もリス酸上層は下:、膜で構成されているために、第三層配線もリを覆っ層間絶球膜の一部を構成するおり、膜で2として、窒化シリコン膜に対するトライエッチ、で選択比が低いSOG材料(例えばスペクトル強度比。Si-N」Si-O)がうちを超えるボリンラザン手無機SOG)を使用すると、窒化シリコ:膜と同様に窒素を含有する下:N膜がオーバーエッチングされてAI膜が露出する。すると、次の工程でスルーボールア4、アラの内部にブラグを埋め込む際、その前処理としてスルーボールア4、アラの内部を洗浄したときに、AI膜が洗浄液に晒されて腐蝕を引き起こすことがある。

【0080】とこれが、800膜「2として、変化ンリコン膜に対するトライエ。チンク選択比が高い材料、すなわれスペクトル解度比(81 N S1 - 0・が5%以下でボリンラザン系無機800を使用した場合には、変化シリコン膜と同じて含窒素化合物である」。1 膜がオーバーエーチングされて以上膜が露出するのを防ぐことができるがで、第三層配線の0の腐蝕による旧線などを防止することができる。なお、第三層配線の0の最上層を11、1 膜に代えて他の変化金属膜(例とはW)膜)で構成した場合でも、同様の効果(A1膜の腐蝕防止)を得ることができる。

【0081】次に、図36に示すように、スルーホール 74、75で内部にアラグアッを形成し、続いて層間絶 縁膜の上部に第3層配線です、78、79を形成する アラグ76は、層間絶縁膜の上部にスパックリング法で TiN膜を堆積し、さらにその上部にCVD法でW膜を 堆積した後、これらの膜をエッチバックしてスルーホール74、75の内部に残すことにより形成する。第3層 配線フラップのは、層間絶縁膜の上部にスパッタリング 法でプラン膜、さま膜、フェン膜を堆積した後、フォトンシスツ膜をマスクにしたトライエッチングでごれらの 膜をパマーニングして形成する。

【908日】その後、第3層配線ファトテ9の上部に酸化シリコ、膜と窒化シリコン膜とで構成されたハッンベーション膜を堆積するが、その図示は省略する。以上の工程により、本実施の形態のDRAMが略完成する

【ロ083】以上 本発明者によってなされた発明を発明の実施の形態に基づき基体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

【1084】前記実施の形態では、DRAMの製造プロセスに適用した場合について説明したが、本発明は、メモリLSTやワジックLSTを問わず、一般に献細な間隔で形成された電極配線がスペースにSOG膜を埋め込むプロセスを有する高集積しSIに広く適用することができる。

[0085]

【発明の効果】本願において開派される発明の ち 代表的なものによって得られる効果を簡単に説明されば良 下のとおりである。

【0084】本発明によれば、窒化シリコン膜をエッチングストッパに用いたSAC(セルフアラインコンタクト、技術を利用し電極配線のスペースに埋め込んだSOG膜にコンタクトホールを形成する際に、コンタクトホールの非開乳を生じることなく、SOG膜 窒化シリコン膜の選択比を向上することができる

【10087】本発明によれば、少なくともその上部に窒化金属膜が積層されたA:系の導電膜からなる配線の上部に8000膜を含んだ層間絶縁膜を形成し、この層間絶縁膜を下あるエッチ、グしてこの配線の上部に接続孔を呼吹する際に一窒化金属膜がオーバーエッチングされてムエ系の導電膜が接続孔の底部に露出するのを防ぐことができるので、配線層蝕を防止することができる

【図面の簡単な説明】

【図1】ホリンラザン系の無機SOGの分子構造を示す。 模式図である

【図2】酸化反応促進剤の添加量を多えた原料ポリマーをシリコン基板上にスピン塗布してベーク処理した結果 得られた無機SOG膜のFT 「Rスペクトル強度比 (SェーN Si - ロ)を示すグラフである

【図3】(a)、(b)は、無機SOG膜の対p-TE OS膜エッチング速度比を調べるために行ったデフト方 法を示す半導体基板の要部断面図である。

【図4】フォーレンスト膜の孔径とエッチング深さどの関係を、無機SOG膜を使用した場合とローTEOS膜を使用した場合とローTEOS膜で使用した場合とてそれぞれ測定した結果をデオグラフである。

【図う】無機SOG膜の対力。 TECS膜エーチング連 度比を調べるために行ったデスト結果を小ボグランできる。

【図17】本発明の「実施」、中地である。 E.A.M.C. [223] である。

【図7】本発明の一実施の形態である。FAMの製造を 法を示す半導体基板の要都版面図である。

【図8】本発明の一実施の形態であるDEAMの製造り 法を子す半導体基板の要部断面図である

【図9】本発明の一実施の形態であるコピムMに製造り 法を示す半導体基板の要部断面図できる

【図10】本発明が一実施の刑態できるDRAMの製造 方法を示す半導体基板の要部断面図である

【図11】本発明で一実施の刑態であるDRAMの製造 方法を示す半導体基板の要部断面図である

【図12】本発明ホー実施の刑態できるDFAMの製造 方法を示す半導体基板の要割断面図である。

【、図13】本発明、トー実施、5F、態であるDF、AM、5製造 方法を示す半導体基板、2要部断面[すである

【図14】本発明パー実施の別態であるDRANの製造 方法を示す中導体基板の要認断面図である

【「羽15】本発明の一実施の別態であるDRAMの製造 方法を示す半導体基板の要部断面図である

【「図16】本発明の一実施の刑態であるDRAMの製造 方法を示す半導体基板の要部断面図である

【図17】本発明の一実施の刑態であるDRAMの製造 方法を示す平導体基柄の要部断面図である

【id18】本発明、ケー実施の形態であるDRAMの製造 方法を示す半導体基板、ク要部断面図である。

【【【】19】 本発明、カー実施、カ形態であるDRAMの製造 方法を示す半導体基板、カ要部断面図である

【「図20】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図できる

【【図21】本発明、1一実施の研態であらDRAMの製造方法を示す土積体基板の要部断面同である

【【引:2】本発明で一実施の刑態であらりRAMの製造 方法を示す半導体基板の要部断面図である

【同じ3】本発明パー・実施の形態であらむ F A Mの製造 方法を示す主導体基板の要部断面図できる

【図24】本発明が一実施の肝態であるDPAMの製造 方法を示す半導体基板の要部脈面図である

【「羽25】本発明や一実施の形態であるDRAMの製造方法を示す半導体基板の要割断面図である。

【図26】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である

【図コ7】本発明で一実施の形態でありDRAMの製造 方法を示す半導体基板の要部断面図である

【国28】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面同である。

【「引29】本発明の一実施の形態できれりRANの製造

方法を示す主導体基板の要部断面図である

【図50】 4発明の一実施の形態であるDRAMの製造 写法を示すに導体基板の要部断面はである。

【ICSI】 4発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である

【図32】本発明の一実施の肝能であるDRAMの製造 方法を示す半導体基板の要都断面図である。

【図33】お発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図34】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図35】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図36】お発明の一実施の形態であるDRAMの製造 方法を示す事簿体基板の要部断面図である 【符号の説明】

1 半導体基板

1A 半導体チュア

2 806膜

3 酸化シリコン膜

4 フォトレジスト膜

5 素子分解溝

6 酸化シリコン(トーTEOS)膜

7 酸化シリコン膜

10 n型半導体領域

11 p型ウエル

12 n型ウエル

13 ゲート酸化膜

14A~14C ゲート電板

1.5 窒化シリコン膜

16 フォトレジスト膜

17 声 型半導体領域

18 市 型半導体領域

1.9 n型半導体領域

20 窒化シリコン膜

20a サイドウォールスペーサ

2.2 p. 型半導体領域

23 n:型半導体領域

24 S〇G(スピンオングラス)膜

25 酸化シリコン膜

26 酸化シリコン膜

27 フォトレジスト膜

38 コンタクトホール (接続乳)

29 コンタクトホール (接続孔)

30 プラグ

3.1 酸化シリコ.膜

- 3.2 マオトレンフト膜

33 フォトレンツト膜

34~37 コノマクトホール

38、39 第1層配線

40 窒化シリコ:膜

41 ファトレジュト膜

42 TiS. 冒

43 サイドウェールスペーサ

4.4 SOG膜

45 酸化シリコン膜

4.6 酸化シリコン膜

47 フォトレジスト膜

48 34-#-4

19 75%

51 窒化シリコ、膜

52 フェルレジスト膜

53 酸化シリコ、膜

54 フェリレンマト膜

55 溝

554 講

うら 多結晶シリコン膜ラア SOG膜

58 フェトレジスト膜

6.0 下部電極

61 Ta ()。(酸化タンタル) 膜

62 TiN膜(上部電極)

63 フェトレンフト膜

6.4 酸化シリコン膜

65 フェトレジスト膜

66 スルーホール

67 759

68、69 第2層配線

7.2 SOG膜

7.3 酸化レリコン膜

では、アラースルーボール (接続孔)

76 プラグ

ファーアリー第5層配線

BL ビード線

C 情報蓄積用容量素子

NARY マモリアレイ

Cin nチャネル型はTSFFT

CH Har As Associated Laboration

Qp pチャネル型MISFET Qs メモリセル選択用MISFET

SA センスアンプ


WD ワードドライバ

[[41]

图 1


[[3]

選 3




R/B

[[3]2]




[24]

⊠ 4




[[⊲≂]




【図6】

図 6




[M7]

2 7




【図8】

2 8




[国]]

Ø 9




【図10】

M 10




【图11】

M 11




【図12】




【图13】

2 13




[314]



【図15】


15




【图16】

図 16

24:SOG膜




【图17】




【闭18】

2 18




【图19】

図 19




【图20】




[**2**21]

21




【图22】

Z 22




【图23】

23




【図24】

M 24




【図25】




【図26】

图 26




【図27】




【図28】

Ø 28




【图29】


29




【図30】




【図31】




【図32】




【图33】




【図34】



[35]



【図36】



フロントページの続き

HO1L 21/8242

(51)Int.(I.) 織別記号

FΙ

H 0 1 L 27/10 6 S 1 F